

### PATENT ABSTRACTS OF JAPAN

(11) Publication number: .61193456 A

(43) Date of publication of application: 27 . 08 . 86

(51) Int. CI

H01L 21/316 H01L 21/26 H01L 21/324

(21) Application number: 60033183

(22) Date of filing: 21 . 02 . 85

(71) Applicant:

TOSHIBA CORP TOSHIBA

CERAMICS CO LTD

(72) Inventor:

YAMABE KIKUO TAKAI NORIHEI SHIRAI HIROSHI

WATANABE MASAHARU

# (54) MANUFACTURE OF SEMICONDUCTOR ELEMENT


(57) Abstract:

PURPOSE: To suppress the generation of lattice defects related to conductivity in a process of the formation of a thermal oxide film by a method wherein hydrogen is caused to join unsaturated bonds in a silicon wafer surface when the silicon wafer is subjected to heat treatment in a hydrogen atmosphere.

CONSTITUTION: A thermal oxide film 12 is formed on the surface of a silicon wafer 11, a resist 13 is applied to the entire surface, and then etching is accomplished for the removal of the thermal oxide film 12 from a region planned for the formation of a gate oxide film. The silicon wafer 11 is then subjected to an RCA rinse and washing with water for the formation of a thin natural oxide film 14. Next, the wafer 11 is irradiated with light from a lamp, a halogen lamp for example, for the rise of the wafer surface temperature up to 1,000[°C], and is left for a minute in argon gas including some hydrogen. In this process, unsaturated bonds present in the surface of the silicon wafer 11 accept hydrogen atoms for saturation. Next, a thermal oxide film 15 is formed on the wafer surface, which is

followed by the formation of a polycrystalline silicon film 16.

COPYRIGHT: (C)1986,JPO&Japio





## ⑩日本国特許庁(JP)

⑪特許出願公開

#### 昭61 - 193456 ⑩ 公 開 特 許 公 報 (A)

@Int\_Cl\_4

是加加銀

庁内整理番号

❷公開 昭和61年(1986)8月27日

H 01 L 21/316 21/26

21/324

6708-5F 6603-5F

6603-5F

審査請求 有

発明の数 1 (全4 頁)

半導体素子の製造方法 の発明の名称

②特 頭 昭60-33183

願 昭60(1985)2月21日

紀久夫 山部 砂発 明 者 法。平 眀

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内 山形県西置賜郡小国町大字小国町378番地 東芝セラミツ

クス株式会社小国製造所内

砂発 明 宏 山形県西置賜郡小国町大字小国町378番地 東芝セラミッ クス株式会社小国製造所内

· @発:明 者 E 東京都新宿区西新宿1丁目26番2号 東芝セラミツクス株 式会社内

株式会社東芝 切出 顋 人 東芝セラミツクス株式 の出、顋 人

川崎市幸区堀川町72番地

東京都新宿区西新宿1丁目26番2号

会社

弁理士: 鈴江 の代 理 人 武彦

#### 1. 発明の名称:

#### 半導体素子の製造方法

- シリコンウェハの表面に熱酸化膜を形成する 工程を含む半導体業子の製造方法において、前配 熱酸化膜を形成する工程の直前に、水素を含む雰 囲気中で前記シリコンウェハを1100[℃]以 上の温度で熱処理することを特徴とする半導体素 子の製造方法。
- (2) 前記熱処理の時間を、1分以下に設定したこ 体素子の製造方法。
- 前記熱鉄化膜は、ゲート酸化製であることを
- 前記熱処理するに際し、ハロゲンランプ等の 光加熱により前記シリコシウェハの表面を 1100[弋]以上の温度に加熱することを特徴

3.発明の詳糊な説明.

(発明の技術分野)

本発明は、半導体素子の製造方法に係わり、特 にシリコンウェハの表面に形成される熟酸化漿中 の欠陥発生を抑えた半導体素子の製造方法に関す

(発明の技術的背景とその問題点)

従来、ゲート酸化酸を形成する場合、ゲート酸 化の直前にRCA処理(文献.; N、 Kern and D. W. 'Puotinen, "RCA Review ", 31,187" (1970))等の薬品による清浄を行った後、純水 洗浄を行っている。この場合、頼水洗浄によって、 必ず自然酸化膜が7~15[入]形成されること

一方、近年の半導体集積回路の高集積化は目覚 ましく、素子の数細化及び薄膜化に対する要求は 種めて厳しいものがある。そして、商祭積回路に 用いられるゲート酸化膜の厚さとして100[入] . 以下を要求される場合もでている。このため、放

記した自然酸化膜のゲート酸化膜に及ぼす影響は 大きい。

### (発眼の目的)

本発明は上記の事情を考慮してなされたもので、その目的とするところは、熱酸化膜の形成工程でその酸化膜に取り込まれる欠陥を効果的に低減することができ、素子特性の向上等をはかり得る半導体素子の製造方法を提供することにある。(発明の保養)

本発明の骨子は、シリコンウェハを水素雰囲気中で熱処理することにより、 シリコンウェハ表面の不飽和結合に水素を結合させ、 煎酸化膜を形成

-3 - <sup>\*</sup>\*

第1図(a)~(e)は本発明の一実施例方法に係わるMOSキャパシタ製造工程を示す断面図である。まず、CZ法により形成されウェハ状に切り出された面方位(100)、比抵抗5~20[Ω an ]のシリコンウェハを用い、1000[℃]で水素が焼酸化を100分間行い、第1図(a)に示す如くシリコンウェハ11の表面に厚さ5000[人]の熱酸化膜12を形成した。

次いで、第1図(b)に示す如く全面にレジスト13を途布したのち、写真触刻法によりゲート酸化膜形成領域の酸化膜12をエッチング除去した。その後、第1図(c)に示す如くRCAリンス処理と水洗により上記シリコンウェハ11を洗浄した。このとき、ウェハ11の露出表面には、糠い自然酸化膜14が形成される。

次いで、シリコンウェハ11の表面に、例えば ハロゲンランプを照射し、ウェハ表面温度を 1100 [ ℃ ] まで上昇させ、10 [ % ] の水素 を含むアルゴンガス中に1分間晒し、第1回( d ) に示す如く前記自然限化数14を飲去した。この する脳の電気伝導上の欠陥発生を抑制することにある。

即ち本発明は、シリコンウェハの表面に熟酸化膜を形成する工程を含む半導体素子の製造方法において、前記熱酸化膜を形成する工程の直前に、水素を含む雰囲気中で前記シリコンウェハを1100[で]以上の温度で(望ましくは1分以下の時間)熱処理するようにした方法である。(発明の効果)

以下、本発明の辞細を図示の実施例によって説明する。

- 4 -

とき、 シリコンウェハ 1 1 の 表面の不飽和結合に は水素原子が結合されることになる。

次いで、上記第1図(d)に示す工程のので、 20 [%]の乾燥酸素を含むアルゴンガス中で 900 [℃] 20分間シリコンウェハ11を酸化 し、第1図(e)に示す如くシリコンウェハ11 の表面に厚さ40 [入]の熱酸化酸(ゲート酸) 15を形成した。終いて、多結晶シリコと 16をLPCCVD法により約0.4 [ μπ ] 形成した。さらに、例えば1000 [ ℃ ] 10分 のPOC&9 拡散により、 多病血刺法により 16の抵抗をせた機、 写真触刺法によりゲート電極パターンを形成した。

上記形成された試料の耐圧不良率を測定したところ、第2図に示す如き結果が得られた。ここで、図中Aは本実施例による場合も、分・ト面積はである。なお、いずれの複合も、ケート面積は10[km²]、ゲート酸化膜厚は50[人]とした。第2図から判るように、本実施例の場合、従来例に比して、被化設の耐圧不良率が飛躍的に改

- 6 -

巻されることが判る。

このように本実施例方法によれば、シリコンウェハ11の表面に形成される熟度化膜15の欠陥 密度を著しく低減させることができる。このため、 半導体無積回路の高集積化に大きな効果が得られ る。例えば、ゲート酸化膜の凝膜化を容易にし、 MOS業子の動作特性向上及び信頼性の向上が可能となる。

るのが望ましい。

また、実施制ではMOSキャバシタの製造に応用したが、MOSFET及びMOS集積回路は勿論のこと、他の熱酸化膜を有する半導体素子の製造に適用することが可能である。その他、本発明の要旨を遊脱しない範囲で、種々変形して実施することができる。


### 4. 図面の簡単な説明

第1図(a)~(8)は本発明の一実施例方法 に係わるMOSキャパシタ製造工程を示す断面図、 第2図は上記実施例の効果を説明するためのもの で熟験化膜の耐圧不良率を示す特性図である。

11 ··· シリコンウェハ、12 ··· 熱酸化膜、13 ··· レラスト、14 ··· 自然酸化膜、15 ··· 熱酸化膜(ケート酸化膜)、16 ··· 抵加多結品シリコン類(ケート 電板)。

出版人代理人 弁理士 蜂红成彦

- 8 -



第 2 図

